三星HBM5将采用2nm工艺，速度目标比HBM4E再提升50%

三星计划在HBM5底座芯片导入2nm工艺

7月27日，三星在HBM（高带宽内存）赛道上的动作进一步加码，此次瞄准的是下一代HBM5。

三星HBM5需要速度提升50%以上

三星电子相关负责人透露，HBM5需要在HBM4E的基础上，将运行速度再提升50%以上。为此，三星计划在HBM5的底座芯片（Base Die）上直接导入2nm工艺。

底座芯片成为性能与功耗的核心战场

底座芯片是HBM堆叠结构最下面的一层，负责与GPU等外部处理器交换数据，属于关键逻辑芯片。从HBM4开始，底座芯片就从传统存储工艺切换到了更先进的代工工艺。如今HBM5计划进一步采用2nm工艺，表明厂商已将底座芯片视为决定整体性能和功耗表现的核心环节。

2nm底座芯片采用GAA晶体管，提升TSV密度

技术层面，三星计划在2nm底座芯片上采用GAA晶体管结构，即全环绕栅极结构，同时继续提升TSV硅通孔的堆叠密度，为后续更高容量和更高带宽的HBM产品做准备。换言之，HBM5不仅追求更高速度，还将在集成度和能效方面补齐短板。

产品路线图：HBM4已量产，HBM4E样品已出

回顾上一代产品：三星今年2月已量产HBM4，5月又推出了HBM4E 12层样品，目前底座芯片采用成熟度更高的4nm第四代工艺。此次先行发布HBM5的工艺规划，表明三星希望在下一代HBM竞争中更早明确路线图。

三星强调“turnkey”一体化优势

除了存储本身，三星还强调了自己的“turnkey”一体化优势——从存储、代工到先进封装整体推进，试图通过更早介入设计阶段，将速度、功耗、散热和良率一并优化。在AI芯片竞争日益激烈的背景下，这种策略实质上是在争夺下一代高端方案的定义权。

高端HBM需求紧张，三星加速布局

从更现实的角度来看，本次释放的信息还有重要背景：高端HBM需求仍十分紧张。三星一方面推进2nm底座芯片方案，另一方面借助HBM4、HBM4E和代工业务持续扩大客户合作，目标是在AI算力芯片生态中占据更靠前的位置。